Содержание скрывать

2.2 Инструкции по применению продукта

2.2.1 БПФ на месте

2.2.2 Потоковое БПФ

2.3 Часто задаваемые вопросы

2.3.1 Вопрос: Какие размеры преобразования поддерживаются?

2.3.2 Вопрос: Какой формат входных данных?

2.3.3 Вопрос: Поддерживает ли CoreFFT прямые и обратные операции БПФ?

2.3.4 Документы/Ресурсы

2.3.4.1 Ссылки

2.3.5 Похожие посты

v8.0 Преобразование Фурье CoreFFT

CoreFFT v8.0

Технические характеристики

Размеры преобразования, точек: 32, 64, 128, 256, 512, 1024, 2048,
4096, 8192 и 16384.

БПФ на месте: прямое и обратное БПФ
Потоковое БПФ: прямое и обратное БПФ
Разрядность входных данных: дополнение до двух
Разрядность коэффициента поворота: Естественный выход sampпорядок
Формат входных/выходных данных: Условный блок с плавающей запятой
масштабирование
Предопределенный график масштабирования или отсутствие масштабирования
Дополнительные конфигурации минимальной или буферизованной памяти.
Встроенная справочная таблица Twiddle на основе блоков RAM (LUT)
Поддержка обновления LUT Twiddle.
Сигналы рукопожатия для облегчения взаимодействия с пользователем
схема
Интерфейс потоковой передачи AXI4: Нет
Конфигурация прямого/обратного преобразования во время выполнения: Да

Инструкции по применению продукта

БПФ на месте

Реализация БПФ на месте поддерживает Radix-2.
преобразование децимации во времени. Чтобы использовать БПФ на месте, следуйте этим
шаги:

Инициализируйте входную последовательность X(0), X(1),…, X(N-1).
Настройте размер и точку преобразования.
При необходимости выполните прямое или обратное БПФ.
Получите преобразованные данные из выходной последовательности.

Потоковое БПФ

Реализация потокового БПФ поддерживает Radix-22.
преобразование децимации по частоте. Чтобы использовать потоковое БПФ, следуйте
эти шаги:

Инициализируйте входную последовательность X(0), X(1),…, X(N-1).
Настройте размер и точку преобразования.
При необходимости выполните прямое или обратное БПФ.
Получите преобразованные данные из выходной последовательности.

Часто задаваемые вопросы

Вопрос: Какие размеры преобразования поддерживаются?

О: CoreFFT поддерживает размеры преобразования 32, 64, 128, 256,
512, 1024, 2048, 4096, 8192 и 16384.

Вопрос: Какой формат входных данных?

О: Формат входных данных — дополнение до двух.

Вопрос: Поддерживает ли CoreFFT прямое и обратное БПФ?
операции?

О: Да, CoreFFT поддерживает как прямое, так и обратное БПФ.
операции.

View Fullscreen

CoreFFT v8.0
Руководство пользователя CoreFFT
Введение
Ядро быстрого преобразования Фурье (БПФ) реализует эффективный алгоритм Кули-Турки для вычисления дискретного преобразования Фурье. CoreFFT используется в широком спектре приложений, таких как цифровая связь, аудио, измерения, управление и биомедицина. CoreFFT обеспечивает высокопараметрируемое, эффективное по площади и высокопроизводительное БПФ на основе MACC. Ядро доступно в виде кода уровня передачи регистра (RTL) преобразования на языках Verilog и VHDL. Уравнение 1. N-точечное прямое БПФ (N — степень 2) последовательности x(0), x(1),…, x(N-1), где k = 0, 1… N-1
Уравнение 2.N-точечное обратное БПФ (N — степень 2) последовательности X(0), X(1),…, X(N-1), где n = 0, 1… N-1.
Важно: при выполнении обратного БПФ ядро не применяет деление на N уравнения 2 (поскольку деление на степень двойки тривиально).
На следующем рисунке показана система на основе БПФ, состоящая из источника данных, модуля БПФ и приемника данных, который является получателем преобразованных данных. Рисунок 1. Пример системы на основе БПФample

Функции
CoreFFT поддерживает реализации потокового преобразования БПФ с прореживанием по времени Radix-2 и потоковым преобразованием БПФ с прореживанием по частоте Radix-22. В следующей таблице перечислены ключевые функции для каждой реализации.

Руководство пользователя

DS50003348C-стр. 1

CoreFFT v8.0

Таблица 1. Поддержка основных функций

Размер преобразования функции, точек

На месте

Потоковое вещание

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192 и 16384.

2048 и 4096

Примечание. БПФ с разрешением 16384 точек поддерживается в RTG4TM, PolarFire®,

и только компоненты PolarFire SoC.

Прямое и обратное БПФ

Да

Разрядность входных данных

Разрядность коэффициента поворота

Формат входных/выходных данных

Дополнение до двух

Естественный выход сampпорядок

Да

Условный блок с плавающей запятой

Да

масштабирование

Предопределенный график масштабирования или нет. Без масштабирования.

Дополнительная минимальная или буферизованная память Да, конфигурации

Встроенный твидл на основе RAM-блоков Да Справочная таблица (LUT)

Поддержка обновления LUT Twiddle Да

Сигналы квитирования для облегчения простого интерфейса Yes с пользовательскими схемами

Интерфейс потоковой передачи AXI4

Нет

Прямое/обратное преобразование во время выполнения Нет настройки

Да 8 32 Дополнение до двух Дополнительно Нет
Да
Нет
Да
Нет Да
Да Да

Поддерживаемые семьи
CoreFFT поддерживает следующие семейства FPGA. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
Использование устройства и производительность
CoreFFT реализован в устройстве SmartFusion2 M2S050 с классом скорости -1 и в PolarFire MPF300 с классом скорости -1. Сводные данные о реализации представлены в 6. Приложение A: Использование и производительность устройства БПФ на месте и 7. Приложение Б: Использование и производительность устройства потокового БПФ.

Руководство пользователя

DS50003348C-стр. 2

CoreFFT v8.0
Оглавление
Введение………………………………………………………………………………………………………………………………… ..1 Особенности………………………………………………………………………………………………. …….. 1 Поддерживаемые семьи…………………………………………………………………………………………………………… 2 Использование и производительность устройства………………………………………………………………………………………….. 2
1. Функциональное описание………………………………………………………………………………..4 1.1. Варианты архитектуры…………………………………………………………………………………………4 1.2. БПФ на месте…………………………………………………………………………………………4 1.3. Внутренние буферы памяти………………………………………………………………………………………..5 1.4. Потоковое БПФ………………………………………………………………………………….. 7
2. Интерфейс…………………………………………………………………………………………………… … 12 2.1. БПФ на месте………………………………………………………………………………………………………….12 2.2. Потоковое БПФ………………………………………………………………………………… 14
3. Временные диаграммы……………………………………………………………………………………….. 20 3.1. БПФ на месте………………………………………………………………………………………….20 3.2. Потоковое БПФ………………………………………………………………………………… 21
4. Поток инструмента…………………………………………………………………………………………………………………………… ….. 23 4.1. Лицензия…………………………………………………………………………………………………………………………… 23 4.2. Настройка CoreFFT в SmartDesign……………………………………………………. 23 4.3. Потоки моделирования…………………………………………………………………………………………………………… 24 4.4. Ограничения проектирования………………………………………………………………………… 25 4.5. Синтез в Libero SoC………………………………………………………………………………………. 25 4.6. Размещение и маршрутизация в Libero SoC…………………………………………………………..25
5. Интеграция системы………………………………………………………………………………………….. 26 5.1 . БПФ на месте………………………………………………………………………………………….26 5.2. Потоковое БПФ……………………………………………………………………………… 26
6. Приложение A: Использование и производительность устройства БПФ на месте……………………………… 28
7. Приложение B: Использование и производительность устройства потокового БПФ……………………………………………………30
8. История изменений……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………….. 32
Поддержка Microchip FPGA ………………………………………………………………………………………………………………… 34
Информация о микросхеме………………………………………………………………………………………………………………….. 34 Микрочип Webсайт…………………………………………………………………………………………………………..34 Служба уведомления об изменении продукта…… ………………………………………………………………………………………. 34 поддержка клиентов …………………………………………………………………………………………………………………… 34 Функция защиты………………………………………………………………………………..34 Официальное уведомление…………………………………… ……………………………………………………………………………………… 35 Товарные знаки………………………………………… ……………………………………………………………………………………. 35 Система менеджмента качества…………………………………………………………………………………………………. 36 Продажи и обслуживание по всему миру………………………………………………………………………………………………….37

Руководство пользователя

DS50003348C-стр. 3

CoreFFT v8.0
Функциональное описание
1. Функциональное описание
В этом разделе описывается функциональное описание CoreFFT.
1.1 Варианты архитектуры
В зависимости от конфигурации пользователя CoreFFT генерирует одну из следующих реализаций преобразования: · БПФ на месте · Потоковое БПФ
1.2 БПФ на месте
Опция архитектуры загружает кадр из N комплексных данных.ampфайлы в своей оперативной памяти и обрабатывает их последовательно, используя один процессор Radix-2. Он хранит результаты каждого stage в оперативной памяти. БПФ на месте требует меньше ресурсов чипа, чем потоковое БПФ, но время преобразования больше. На следующем рисунке показана функциональная схема преобразования in-ilace. Рисунок 1-1. Функциональная блок-схема БПФ на месте Radix-2 (минимальная конфигурация)

Входные и выходные данные представлены в виде слов длиной 2 * ШИРИНА, состоящих из вещественной и мнимой частей. Обе части представляют собой дополнительные до двух числа бит WIDTH каждая. Модуль обрабатывает кадры (пакеты) данных размером кадра N комплексных слов. Обрабатываемый кадр загружается в оперативную память. Память содержит два идентичных блока ОЗУ, каждый из которых способен хранить N/2 комплексных слов. Внутренняя память поддерживает двойную пропускную способность. Он может читать и писать два сложных слова одновременно. Как только N комплексных данных sampфайлы загружаются в память, вычисление БПФ запускается автоматически, и для вычислений используется внутренняя память.
Вычислительный процесс БПФ на месте происходит в течение последовательности секунд.tages с количеством stagравно log2N. Каждую секундуtagПри обработке данных БПФ «бабочка» Radix-2 считывает все данные, хранящиеся в оперативной памяти, по два сложных слова за раз. Переключатель чтения вместе с генератором адреса чтения (не показан на рисунке 1-1) помогает «бабочке» получать сохраненные данные в порядке, требуемом алгоритмом БПФ. В дополнение к данным, бабочка получает коэффициенты вращения (коэффициенты синуса/косинуса) из таблицы поворота LUT. Бабочка записывает промежуточные результаты в оперативную память через переключатель записи.

Руководство пользователя

DS50003348C-стр. 4

CoreFFT v8.0
Функциональное описание
После последнего вычислительного stagе, внутренняя память хранит полностью преобразованные данные. Модуль выдает преобразованный кадр данных из N слов, по одному слову за раз, при условии, что сигнал READ_OUTP активен. CoreFFT вычисляет коэффициенты вращения, необходимые для алгоритма БПФ, и записывает их в LUT вращения. Это происходит автоматически при включении питания, когда утверждается асинхронный глобальный сброс NGRST.

1.3
1.3.1

Буферы памяти на месте
В этом разделе описываются буферы памяти на месте CoreFFT.
Минимальная конфигурация Минимальная конфигурация, показанная на рисунке 1-1, достаточна для выполнения БПФ, поскольку она имеет встроенную оперативную память, необходимую для алгоритма БПФ. Но минимальная конфигурация не использует процессор постоянно. Напротив, когда данные загружаются в оперативную память или считываются преобразованные данные, «бабочка» остается бездействующей. На следующем рисунке показана временная шкала цикла БПФ. Цикл состоит из следующих трех фаз:
· Загрузите новый кадр входных данных в встроенную ОЗУ. · Выполните фактическое преобразование. · Загрузите результат преобразования, чтобы освободить встроенную ОЗУ.
Рисунок 1-2. Минимальная конфигурация цикла БПФ на месте

1.3.2

В минимальной конфигурации бабочка работает только на этапе вычислений. Если позволяет скорость передачи данных, минимальная конфигурация обеспечивает наилучшее использование ресурсов устройства. В частности, это экономит значительное количество блоков оперативной памяти.
Конфигурация с буферизацией Чтобы улучшить использование бабочки и, следовательно, сократить среднее время преобразования, можно использовать дополнительные буферы памяти. На следующем рисунке показана блок-схема буферизованного БПФ.
Рисунок 1-3. Блок-схема буферизованного БПФ

Вариант с буферизацией имеет два идентичных банка памяти, реализующих пинг-понговый буфер, и один выходной буфер. Каждый банк способен хранить N сложных слов и читать два сложных слова одновременно. Конечный автомат ядра управляет переключением в режиме пинг-понга, так что источник данных видит только буфер, готовый принять новые данные. Буфер, который не принимает новые данные, используется механизмом БПФ в качестве оперативной памяти.

Руководство пользователя

DS50003348C-стр. 5

CoreFFT v8.0
Функциональное описание
Архитектура буферизации типа «пинг-понг» повышает эффективность механизма БПФ. Пока один из двух банков входных данных участвует в текущем вычислении БПФ, другой доступен для загрузки следующего кадра входных данных. В результате механизм БПФ не простаивает в ожидании заполнения входного буфера свежими данными. С точки зрения источника данных ядро может получить пакет данных в любом месте периода вычисления БПФ. Когда механизм завершает обработку текущего кадра данных и входной буферный банк заполняется другим кадром данных, конечный автомат меняет местами банки пинг-понга, а загрузка данных и вычисления продолжаются в альтернативных банках памяти.
Последние stagВ расчете БПФ используется схема неуместных значений. Механизм БПФ считывает промежуточные данные из оперативной памяти, но записывает окончательный результат в буфер выходных данных. Окончательные результаты остаются в выходном буфере до тех пор, пока механизм БПФ не заменит их результатами следующего кадра данных. С точки зрения получателя данных выходные данные доступны для чтения в любое время, за исключением последних секунд БПФ.tage.
Цикл БПФ конфигурации с буферизацией показан на следующем рисунке.
Рисунок 1-4. Циклы БПФ с буферизованной конфигурацией

1.3.3

Соображения относительно конечной длины слова на каждой секундеtagВ алгоритме БПФ на месте бабочка занимает две секунды.ampфайлы из оперативной памяти и возвращает два обработанных файла.ampфайлы в одни и те же ячейки памяти. Вычисление бабочки включает в себя сложное умножение, сложение и вычитание. Возвращение сampфайлы могут иметь большую ширину данных, чем sampфайлы выбраны из памяти. Необходимо принять меры предосторожности, чтобы исключить переполнение данных.
Чтобы избежать риска переполнения, ядро использует один из следующих трех методов:
· Масштабирование входных данных · Безусловное блочное масштабирование с плавающей запятой · Условное блочное масштабирование с плавающей запятой
Масштабирование входных данных. Масштабирование входных данных требует предварительного ожидания ввода входных данных.ampфайлы с достаточным количеством дополнительных знаковых битов, называемых защитными битами. Число защитных битов, необходимых для компенсации максимально возможного роста битов для N-точечного БПФ, равно log2N + 1. Например,ample, каждый вход sampФайл 256-точечного БПФ должен содержать девять защитных битов. Такой метод значительно снижает эффективное битовое разрешение БПФ.
Безусловное блочное масштабирование с плавающей запятой. Второй способ компенсировать рост битов БПФ — уменьшать данные в два раза каждую секунду.tagе. Следовательно, окончательные результаты БПФ уменьшаются в коэффициент 1/N. Этот подход называется безусловным блочным масштабированием с плавающей запятой.
Входные данные необходимо уменьшить в два раза, чтобы предотвратить переполнение в первые секунды.tagе. Чтобы предотвратить переполнение в последовательных сtages, ядро уменьшает результаты каждого предыдущего stagе в два раза путем сдвига всего блока данных (все результаты текущего stagд) на один бит вправо. Общее количество битов, которые данные теряют из-за сдвига битов при вычислении БПФ, равно log2N.
Безусловный блок с плавающей запятой приводит к тому же количеству потерянных бит, что и при масштабировании входных данных. Однако он дает более точные результаты, поскольку механизм БПФ запускается с более точными входными данными.
Масштабирование с плавающей запятой условным блоком. При масштабировании с плавающей запятой условным блоком данные смещаются только в том случае, если действительно происходит увеличение битов. Если один или несколько выходных значений «бабочка» растут, весь блок данных смещается вправо. Монитор условного блока с плавающей запятой проверяет каждый вывод «бабочки» на предмет роста. Если необходимо переключение,

Руководство пользователя

DS50003348C-стр. 6

CoreFFT v8.0
Функциональное описание
выполняется после всего stage завершено, на входе следующего stagе бабочка. Этот метод обеспечивает наименьшее количество искажений (шумов квантования), вызванных конечной длиной слова.
В режиме условного блока с плавающей запятой ядро может дополнительно вычислить фактический коэффициент масштабирования. Это происходит, если для параметра SCALE_EXP_ON установлено значение 1. Тогда вычисленный фактический коэффициент появляется на порту SCALE_EXP. Коэффициент представляет собой количество сдвигов вправо, которые механизм БПФ применил к результатам. Для бывшегоampНапример, значение SCALE_EXP, равное 4 (100), означает, что результаты БПФ были сдвинуты вправо (уменьшены по масштабу) на 4 бита; то есть разделить на 2SCALE_EXP = 16. Сигнал сопровождает результаты БПФ и действителен, пока установлен OUTP_READY. Чтобы уменьшить фактические результаты CoreFFT, то есть сделать их сопоставимыми с бинами, преобразованными с плавающей запятой, каждый выход FFT sampфайл необходимо умножить на 2SCALE_EXP:
· Результат БПФ (реальный) = DATAO_RE*2SCALE_EXP · Результат БПФ (мнимый) = DATAO_IM*2SCALE_EXP
Важно: Калькулятор масштабной экспоненты можно включить только в режиме условного блока с плавающей запятой.

1.3.4

По умолчанию CoreFFT настроен на применение условного блочного масштабирования с плавающей запятой. В режиме условного блока с плавающей запятой входные данные проверяются и при необходимости уменьшаются в два раза до первой секунды.tage.
Время преобразования Вычисление БПФ занимает (N/2 + L) x log2N + 2 тактовых цикла, где L — параметр, специфичный для реализации, представляющий совокупную задержку банка памяти, коммутаторов и «бабочки». L не зависит от размера преобразования N. Это зависит только от битового разрешения БПФ. L равно 10 при разрешении от 8 до 18, а L равно 16 при разрешении от 19 до 32. Например,ampле,
· Для 256-точечного 16-битного БПФ
Время вычислений = (256/2 + 10) x log2256 + 2 = 1106 тактов.
· Для 4096-точечного 24-битного БПФ
Время вычислений = (4096/2 + 16) x log24096 + 2 = 24770 тактов.

1.3.5

Реализация памяти Ядро использует жесткие блоки ОЗУ для реализации оперативной памяти, других буферов памяти и вращающегося LUT. FPGA имеют два типа жесткой оперативной памяти: большую SRAM (LSRAM) и микро-RAM. Реализацией памяти можно управлять, установив параметр URAM_MAXDEPTH. CoreFFT использует микро-ОЗУ, если требуемая глубина не превышает значения параметра. Для бывшегоample, параметр URAM_MAXDEPTH, равный 64, использует микроОЗУ любого размера БПФ до 128 точек, поскольку требуемая глубина равна POINTS/2. Установка значения параметра на 0 запрещает ядру вообще использовать микро-ОЗУ, чтобы их можно было использовать в другом месте.
Параметр URAM_MAXDEPTH доступен через основной пользовательский интерфейс.

1.4 Потоковое БПФ
Потоковое БПФ поддерживает непрерывную сложную обработку данных, одни комплексные входные данные.ampле за такт. Потоковая архитектура имеет столько процессоров Radix-22, блоков оперативной памяти и LUT, сколько необходимо для поддержки потокового преобразования данных. На следующем рисунке показана функциональная схема потокового преобразования с 256 точками.

Руководство пользователя

DS50003348C-стр. 7

Рисунок 1-5. Функциональная блок-схема потокового БПФ Radix-22, 256 точек

CoreFFT v8.0
Функциональное описание

Входные и выходные данные представлены как (2 x DATA_BITS)-битовые слова, состоящие из вещественной и мнимой частей. Обе части представляют собой дополнительные два числа бит DATA_BITS каждая. Модуль обрабатывает кадры данных с размером кадра, равным размеру преобразования N комплексных слов. Обрабатываемый кадр поступает на вход x(n) как последовательность комплексных слов данных, одно (2 x DATA_BITS)-битное слово на тактовый интервал. Следующий кадр может начаться сразу после последнего слова данных текущего кадра или в любое время позже.
На следующем рисунке показан примерampфайл кадра i+1, следующий сразу за кадром i, и кадр i+2, следующий после произвольного перерыва. Входные данные sampФайлы в кадре должны поступать в каждом тактовом интервале, таким образом, кадр длится ровно N тактовых интервалов. Существует значительная задержка, связанная с алгоритмом потоковой передачи. Кадры выходных данных появляются в том же порядке, с той же тактовой частотой и с теми же промежутками (если таковые имеются) между выходными кадрами, что и между входными кадрами.
Рисунок 1-6. Потоковая передача кадров входных данных БПФ

1.4.1 1.4.2

Число бабочек БПФ равно log2(N), поэтому каждые stage обрабатывается отдельной бабочкой. В результате все сtages обрабатываются параллельно.
CoreFFT вычисляет коэффициенты вращения, необходимые для алгоритма БПФ. При включении питания ядро автоматически загружает коэффициенты вращения во встроенную оперативную память, которые становятся LUT-таблицами. Для этого не требуется никаких действий пользователя. По завершении загрузки ядро активирует сигнал RFS, сообщая источнику данных, что ядро готово начать обработку БПФ. Содержимое LUT можно обновить в любое время, выдав сигнал REFRESH шириной в один такт.
Задержка потокового БПФ Задержка потокового БПФ в первую очередь определяется размером преобразования N. Реализация добавляет ряд задержек конвейера, которые зависят от размера БПФ и разрядности тракта данных. Другими словами, результаты БПФ задерживаются относительно входных данных не менее чем на N интервалов данных для выходных данных с инверсией битов. Упорядоченная задержка вывода примерно в два раза больше.
Реализация потокового БПФ Аналогично архитектуре на месте, потоковое БПФ использует жесткие блоки ОЗУ для реализации необходимой памяти, LUT и линий задержки. Реализацией памяти можно управлять, установив параметр URAM_MAXDEPTH. CoreFFT использует микро-ОЗУ, если глубина памяти не превышает значение параметра. Для бывшегоample параметр URAM_MAXDEPTH, установленный на 128, использует микро-ОЗУ для создания памяти глубиной 128 и меньше. Установка значения параметра на 0 запрещает ядру вообще использовать микро-ОЗУ, чтобы их можно было использовать в другом месте.

Руководство пользователя

DS50003348C-стр. 8

CoreFFT v8.0
Функциональное описание

1.4.3

Порядок слов выходных данных потокового БПФ Результаты вывода, полученные с помощью алгоритмов БПФ Radix-2 и Radix-22, находятся в обратном битовом порядке.
Однако реализация на месте внутренне выполняетampзаказываю. Таким образом, ядро выдает результаты в естественном порядке. Потоковое БПФ поддерживает как реверсированный, так и естественный порядок вывода. Опция с обратным битом использует меньше ресурсов чипа и обеспечивает меньшую задержку.

1.4.4 1.4.4.1

Соображения относительно конечной длины слова В этом разделе описываются соображения, связанные с конечной длиной слова в CoreFFT.

Немасштабированные и масштабируемые режимы расписания
Расчет бабочки включает в себя сложение и вычитание. Эти операции могут привести к увеличению ширины данных бабочки от входа к выходу. Каждая бабочка, BF2I или BF2II (см. рис. 1-5), может добавлять дополнительный бит к ширине данных. Кроме того, умножения могут добавить к результату один бит. Общий потенциальный рост битов = log2(N)+1 бит. Необходимо принять меры предосторожности, чтобы исключить переполнение данных.

Чтобы избежать или снизить риск переполнения, ядро использует один из двух методов:
· Немасштабируемый режим создает достаточно широкий путь данных, чтобы обеспечить рост битов. Ширина пути данных увеличивается с stagот е до сtage, чтобы полностью учесть рост битов алгоритма, чтобы никогда не происходило переполнение данных. Действительная или мнимая разрядность выходного сигнала на log2(N)+1 бит шире входного. Конструкция полностью безопасна от точки перелива. view.
· Методика настраиваемого расписания масштабирования предоставляет пользователю контроль над масштабированием (усечением) каждого промежуточного результата, который может вызвать переполнение. Разрядность выходного бита равна разрядности входного бита. Этот метод защищен от переполнения только тогда, когда график масштабирования соответствует фактическому увеличению битов, чего нелегко достичь. Осторожный подход к настраиваемому масштабированию часто приводит к дополнительному уменьшению масштаба. Но если известно, что преобразованный сигнал защищен от переполнения с некоторыми или всеми stagЗа исключением масштабного уменьшения масштаба, этот метод выгоден как с точки зрения соотношения сигнал/шум, так и с точки зрения использования ресурсов чипа. При настройке для метода расписания масштабирования ядро генерирует флаг переполнения, если переполнение произошло. Бабочка Radix-22 может вводить 3-битный рост: каждая бабочка BF2I, BF2II и множитель могут добавлять немного. Но только одно умножение из всех БПФtages может добавить бит. Поскольку заранее неизвестно,tage, при котором множитель вызывает дополнительный бит, если таковой имеется, механизм БПФ в немасштабированном режиме расширяет путь данных на бит, начиная с первого с.tage.
В технике масштабного расписания каждые Radix-22 сtagе может обеспечить 3-битный рост. Путь к данным внутри stagСоответственно растет e, т. е. stagВыход e на три бита шире, чем stagе вход. Двигатель вырезает три лишних бита после s.tagПодсчитывается результат, то есть stagВыходные данные усекаются на три бита, прежде чем они перейдут к следующему с.tagе. Такой подход исключает необходимость угадывания суб-ов.tage, при котором необходимо применить масштабирование.
В следующей таблице поясняются три бита, которые вырезаются в режиме расписания масштабирования в зависимости от 2-битного значения расписания для конкретной секунды.tage.

Таблица 1-1. Удаление трех дополнительных битов в режиме расписания масштабирования

График масштабирования для данного основания Radix-22 Stage

Биты, которые вырезает ядро

Вырежьте три старших разряда

Вырежьте два старших бита и закруглите один младший бит.

Вырежьте один старший бит и закруглите два младших бита.

Третий раунд LSB

БПФ/ОБПФ размеров 32, 128 или 512, которые не являются четвёртыми, в дополнение к бабочкам Radix-22, использует одну бабочку Radix-2. Один применяется к последней обработке stage и вырезает один лишний бит.
Ядро автоматически вызывает обнаружение переполнения в режиме расписания масштабирования. Флаг переполнения (OVFLOW_FLAG) появляется, как только ядро обнаруживает фактическое переполнение. Флаг остается активным до конца выходного кадра, где обнаруживается переполнение.

Руководство пользователя

DS50003348C-стр. 9

CoreFFT v8.0
Функциональное описание

1.4.4.2

Ограничения ширины входных битов в немасштабированном режиме. Немасштабированный режим ограничивает максимальное количество входных данных.ample битовая ширина, обрабатываемая ядром. В следующей таблице перечислены максимальные разрядности для каждого размера БПФ.
Таблица 1-2. Потоковая передача немасштабированного БПФ, максимальная разрядность входных данных

БПФ, размер 16

Максимальная ширина ввода 32

128

256

512

1024

2048

4096

1.4.4.3

Ввод графика масштабирования. График масштабирования определяет коэффициент уменьшения масштаба для каждого потокового БПФ.tagе. Каждый Radix-22 сtagКоэффициент масштабирования контролируется двумя выделенными битами графика масштабирования, а Radix-2 stage, используемое в БПФ, не имеющем степени четырех, управляется одним битом. На следующем рисунке изображен бывшийampФайл пользовательского интерфейса графика масштабирования для БПФ 1024 пт. Пара флажков соответствует конкретному Radix-22.tage и представляет два бита коэффициента масштабирования. Фактический коэффициент масштабирования в конкретный момент времениtage рассчитывается как 22*Bit1+Bit0 и принимает одно из следующих значений: 1, 2, 4, 8. Флажки, показанные на следующем рисунке, соответствуют значению расписания двоичного масштаба 10 10 10 10 11. Это значение представляет собой консервативный масштабный график, не вызывающий переполнения.
Рисунок 1-7. Пользовательский интерфейс расписания масштабирования

В следующей таблице перечислены консервативные графики масштабирования для каждого размера БПФ, который полностью защищен от переполнения.

Таблица 1-3. Графики консервативного масштабирования для различных размеров БПФ

Размер БПФ

Радикс-22 Сtage

4096

Руководство пользователя

DS50003348C-стр. 10

………..продолжение Размер БПФ
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
Функциональное описание

Радикс-22 Сtage

Руководство пользователя

DS50003348C-стр. 11

CoreFFT v8.0
Интерфейс

2 Интерфейс
В этом разделе описывается интерфейс CoreFFT.

2.1
2.1.1

БПФ на месте
В этом разделе описывается БПФ на месте CoreFFT.

Параметры конфигурации CoreFFT имеет параметры (Verilog) или универсальные параметры (VHDL) для настройки кода RTL. В следующей таблице описаны параметры и дженерики. Все параметры и дженерики являются целочисленными типами.
Таблица 2-1. Описания параметров CoreFFT на месте

Параметр ОБРАТНЫЙ

Действительный диапазон 0

По умолчанию 0

Описание
0: Прямое преобразование Фурье 1: Обратное преобразование Фурье

ШКАЛА

0: Масштабирование условного блока с плавающей запятой

1: безусловное блочное масштабирование с плавающей запятой

Чтобы применить масштабирование входных данных, установите параметр SCALE равным 0 и добавьте к входным данным необходимое количество защитных битов. Тогда плавающая точка условного блока не имеет никакого эффекта.

ТОЧКИ
ШИРИНА МЕМБУФА

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

Преобразовать размер. Примечание. БПФ 16384 точек поддерживается только на компонентах RTG4, PolarFire и SoC PolarFire.
Разрядность данных и коэффициента вращения
0: Минимальная конфигурация (без буфера) 1: Конфигурация с буфером

SCALE_EXP_ON

0: не строит условный блок с плавающей запятой.

калькулятор экспоненты

1: Создает калькулятор

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

Наибольшая глубина оперативной памяти, которая может быть реализована с помощью микроОЗУ, доступна в компонентах SmartFusion2, IGLOO2, RTG4, PolarFire и PolarFire SoC. Когда объем ОЗУ, необходимый для выбранного пользователем размера преобразования POINTS, превышает URAM_MAXDEPTH, используются большие блоки LSRAM.

2.1.2

Порты В следующей таблице перечислены сигналы портов для встроенной архитектуры CoreFFT.
Таблица 2-2. Описания портов CoreFFT на месте

Имя порта DATAI_IM

Биты ширины входного/выходного порта Описание

ШИРИНА

Воображаемые входные данные, подлежащие преобразованию

ДАТАЙ_РЕ

ШИРИНА

Реальные входные данные, подлежащие преобразованию

Руководство пользователя

DS50003348C-стр. 12

CoreFFT v8.0
Интерфейс

………..продолжение

Имя порта

Вход/Выход

DATAI_VALID В

Биты ширины порта 1

Описание
Входное комплексное слово действительно. Сигнал сопровождает действительные входные комплексные слова, присутствующие на входах DATAI_IM, DATAI_RE. Когда сигнал активен, входное комплексное слово загружается в основную память при условии, что был установлен сигнал BUF_READY.

READ_OUTP вход

Чтение преобразованных данных Обычно модуль выдает результаты БПФ, как только они будут готовы, в одном пакете из N комплексных слов. Получатель преобразованных данных может вставлять произвольные разрывы в пакет, снимая сигнал READ_OUTP.

ДАТАО_IM

Вне

ДАТАО_РЕ

Вне

DATAO_VALID вышел

ШИРИНА ШИРИНА 1

Мнимые выходные данные
Реальные выходные данные
Действительное выходное комплексное слово. Сигнал сопровождает действительные выходные комплексные слова, присутствующие на выходах DATAO_IM и DATAO_RE.

BUF_READY Выход

БПФ принимает свежие данные. Ядро подает сигнал, когда оно готово принять данные. Сигнал остается активным до тех пор, пока основная память не заполнится. Другими словами, сигнал остается активным до тех пор, пока на комплексный вход POINTS не поступит сигнал.ampфайлы загружены.

OUTP_READY Выход

Результаты БПФ готовы. Ядро подает сигнал, когда результаты БПФ готовы для чтения получателем преобразованных данных. Сигнал остается активным, пока считывается преобразованный кадр данных. Обычно это длится в течение тактовых интервалов POINTS, если сигнал READ_OUTP не сбрасывается.

SCALE_EXP

Вне

пол[log2 ( Ceil(log2(POIN TS)))]+1

Экспонента масштабирования условного блока с плавающей запятой. Этот дополнительный вывод можно включить, установив параметр SCALE_EXP_ON. Выход можно включить только тогда, когда ядро находится в режиме масштабирования условного блока с плавающей запятой (параметр SCALE = 0).

ПОНГ КЛК

Вне

Банк Pong входного буфера памяти используется механизмом БПФ в качестве рабочей оперативной памяти. Этот дополнительный сигнал действителен только в конфигурации с буферизацией.
Тактовый сигнал Нарастающий фронт активен Главный тактовый сигнал ядра

МЕДЛЕННЫЙКЛК

НГРСТ

Низкочастотный тактовый сигнал с нарастающим фронтом для инициализации поворотного LUT, его следует разделить как минимум на восемь раз частоту CLK.
Асинхронный сброс Active-Low

Важно: Все сигналы имеют активный высокий уровень (логическая 1), если не указано иное.

Руководство пользователя

DS50003348C-стр. 13

CoreFFT v8.0
Интерфейс

2.2
2.2.1

Потоковое БПФ
Потоковое БПФ доступно с настраиваемым собственным интерфейсом GUI или потоковым интерфейсом AXI4.

Параметры конфигурации CoreFFT имеет параметры (Verilog) или универсальные параметры (VHDL) для настройки кода RTL. В следующей таблице описаны эти параметры и дженерики. Все параметры и дженерики являются целочисленными типами.
Таблица 2-3. Описания параметров архитектуры потоковой передачи CoreFFT

Имя параметра FFT_SIZE

Допустимый диапазон по умолчанию
16, 32, 64, 128, 256, 256, 512, 1024, 2048 и 4096.

Описание
Преобразование точек размера. Ядро обрабатывает кадры сложных данных, причем каждый кадр содержит комплексы FFT_SIZE.ampле. Преобразованные кадры данных имеют одинаковый размер.

НАТИВ_AXI4

0 – 1

Выбор интерфейса IP

· 0 – Родной интерфейс

· 1 – потоковый интерфейс AXI4

Доступно только для потоковой архитектуры.

МАСШТАБ_ВКЛ.

0 – 1

1 – Включить настраиваемое расписание масштабирования.

Когда опция включена, ядро применяет настраиваемые

масштабный коэффициент SCALE_SCH после каждой бабочки.

0 – немасштабированный режим

ШКАЛА_SCH

График масштабирования

Если параметр SCALE_ON равен 1, SCALE_SCH используется для

определить коэффициент масштабирования для каждой обработкиtage.

ЗАКАЗ DATA_BITS TWID_BITS

8–32 8–32 0–1

Разрядность входных данных действительных или мнимых частей.

Разрядность коэффициента поворота его действительной или мнимой частей.

0: выходные данные в обратном порядке битов.

1: Выходные данные в обычном порядке.

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

Наибольшая глубина ОЗУ, реализуемая с помощью микро-ОЗУ, доступна в компонентах SmartFusion2, IGLOO2, RTG4, PolarFire или PolarFire SoC. Когда объем ОЗУ, необходимый для выбранного пользователем размера преобразования POINTS, превышает URAM_MAXDEPTH, используются большие блоки LSRAM.

Руководство пользователя

DS50003348C-стр. 14

CoreFFT v8.0
Интерфейс

………..продолжение
Имя параметра
AXI4S_IN_DATA Примечание. Объясняет заполнение нулями для действительных и мнимых входных данных.ampфайлы, когда NATIV_AXI4 = 1

Допустимый диапазон: 8,16,24,32.

По умолчанию 24

Описание
Это внутренний параметр, недоступный пользователю. Он используется для интерпретации входных данных sampфайлов с точки зрения границ байтов для облегчения потокового интерфейса AXI4. Размер AXI4S_IN_DATA определяется следующим образом:
1. Если DATA_BITS = 8, то AXI4S_IN_DATA = 8, заполнение входных данных не требуется.ampле
2. Если 8 < DATA_BITS < 16, то AXI4S_IN_DATA = 16, входные данныеampФайл должен быть дополнен 16 (DATA_BITS) нулями в позиции старшего бита, как для вещественных, так и для мнимых данных.ampфайлы перед отправкой
3. Если 16 < DATA_BITS < 24, то AXI4S_IN_DATA = 24, входные данныеampФайл должен быть дополнен 24 (DATA_BITS) нулями в позиции старшего бита, как для вещественных, так и для мнимых данных.ampфайлы перед отправкой
4. Если 24 < DATA_BITS < 32, то AXI4S_IN_DATA = 32, входные данныеampФайл должен быть дополнен 32 (DATA_BITS) нулями в позиции старшего бита, как для вещественных, так и для мнимых данных.ampфайлы перед отправкой
Примечание. Заполнение должно начинаться со старшего разряда.

Руководство пользователя

DS50003348C-стр. 15

CoreFFT v8.0
Интерфейс

………..продолжение Имя параметра

Допустимый диапазон

AXI4S_OUT_DATA 8,16,24,32, 40 Примечание. Объясняет заполнение нулями для действительных и мнимых выходных данных.ampфайлы, когда NATIV_AXI4 = 1

По умолчанию 24

Описание
Это внутренний параметр, недоступный пользователю. Он используется для интерпретации выходных данных sampфайлов с точки зрения границ байтов для облегчения потокового интерфейса AXI4. Размер AXI4S_OUT_DATA определяется следующим образом:
Когда SCALE_ON = 0, выведите sampразмер файла: STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1.
Когда SCALE_ON = 1, выведите sampразмер файла: STREAM_DATAO_BITS = DATA_BITS.
1. Если STREAM_DATAO_BITS = 8, то AXI4S_OUT_DATA = 8, для выходных данных заполнение не добавляется.ampле
2. Если 8 < STREAM_DATAO_BITS < 16, то AXI4S_OUT_DATA= 16, выходные данныеampфайлы дополняются 16 – (STREAM_DATAO_BITS) нулями в позиции старшего бита, как для действительных, так и для мнимых данных.ampфайлы перед кадрированием
3. Если 16 < STREAM_DATAO_BITS < 24, то AXI4S_OUT_DATA = 24, выходные данныеampфайлы дополняются 24 – (STREAM_DATAO_BITS) нулями в позиции старшего бита, как для действительных, так и для мнимых данных.ampфайлы перед кадрированием
4. Если 24 < STREAM_DATAO_BITS < 32, то AXI4S_OUT_DATA = 32, выходные данныеampфайлы дополняются 32-(STREAM_DATAO_BITS) нулями в позиции старшего бита, как для действительных, так и для мнимых данных.ampфайлы перед кадрированием
5. Если 32 < STREAM_DATAO_BITS < 40, то AXI4S_OUT_DATA = 40, выходные данныеampфайлы дополняются 40 – (STREAM_DATAO_BITS) нулями в позиции старшего бита, как для действительных, так и для мнимых данных.ampфайлы перед кадрированием
Примечание. Заполнение должно начинаться со старшего разряда.

2.2.2

Порты В следующей таблице описаны сигналы портов для макроса Streaming CoreFFT.
Таблица 2-4. Потоковые описания сигналов ввода-вывода БПФ

Имя порта CLK SLOWCLK
КЛКЕН

Вход/Выход Вход Вход
In

Ширина порта, бит Описание

Нарастающий тактовый сигнал

Низкочастотный тактовый сигнал с нарастающим фронтом для Twiddle LUT

инициализации, его следует разделить как минимум на четыре раза CLK

частота.

Дополнительный сигнал включения часов

После отмены сигнала ядро перестает генерировать действительные

результаты

НГРСТ

РСТ

Порты доступны, когда NATIV_AXI4 = 1

Асинхронный сигнал сброса активный-низкий. Дополнительный сигнал синхронного сброса с активным высоким уровнем.

Руководство пользователя

DS50003348C-стр. 16

CoreFFT v8.0
Интерфейс

………..продолжение

Имя порта

Вход/Выход

AXI4_S_DATAI_ в TVALID

AXI4_S_DATAI_ ВЫХОД ТРЭДИ
AXI4_S_TDATAI Вход

AXI4_S_TLASTI Вход
AXI4_M_DATAO Выход _TVALID

AXI4_M_DATAO в _TREADY

AXI4_M_TDATA Выход O

AXI4_M_TLAST Выход O
AXI4_S_CONFIG в I_TVALID

AXI4_S_

Вне

КОНФИГИ

_ТРЭДИ

AXI4_S_CONFIG В I

AXI4_M_CONFI Выход GO_TVALID
AXI4_M_CONFI в GO _TREADY

Ширина порта, бит Описание

AXI4 Потоковые данные действительны вводятся в ядро из внешнего источника

указывает на доступность данных. Он действует как СТАРТ ядра.

Примечание. Для получения дополнительной информации прочтите описание порта START.

Потоковые данные AXI4 готовы к передаче на внешний источник

Указывает на готовность ядра принять данные

(2 *

AXI4 Потоковый ввод данных от источника к ядру.

AXI4S_IN_DATA) Содержит реальные данные (DATAI_RE), дополненные нулями и мнимыми числами.

Данные (DATAI_IM) соответственно дополнены нулями.

Указывает на передачу последних данных.ampле из внешнего

источник.

AXI4 Действительный поток данных, выводимый на приемник, указывает на готовность ядра.

для отправки преобразованных данных. Он действует как DATAO_VALID ядра.

Примечание. Дополнительную информацию см. в описании порта DATAO_VALID.

информация.

Потоковые данные AXI4 готовы от приемника

Индикация готовности внешнего приемника

Для основных функций всегда должно быть 1.

(2 * AXI4S_OUT_DA ТА)

AXI4 Потоковая передача данных на приемник.
Содержит преобразованные реальные данные (DATAO_RE), дополненные нулями, и мнимые данные (DATAO_IM), дополненные нулями соответственно.

Указывает на передачу последних преобразованных данных.ampле от

Действительный ввод в ядро из внешнего источника

Указывает на доступность данных конфигурации.

Готов к внешнему источнику, чтобы указать готовность ядер

принятие данных конфигурации.

Ввод данных конфигурации от источника к ядру и источнику

следует настроить IP перед передачей данныхampле. Это

содержит следующую информацию о конфигурации:

· Бит 0 – ОБРАТНЫЙ (когда бит высокий, ядро вычисляет обратное БПФ следующего кадра данных, в противном случае прямое БПФ)

· Бит 1 – ОБНОВИТЬ (перезагрузить LUT коэффициентов вращения в соответствующих блоках ОЗУ)

Данные о состоянии действительны, выводятся на приемник

Укажите, что ядро готово отправить преобразованные данные

Данные о состоянии готовы от приемника

Показывает готовность внешнего приемника.

Для основных функций оно всегда должно быть равно 1.

Руководство пользователя

DS50003348C-стр. 17

CoreFFT v8.0
Интерфейс

………..продолжение

Имя порта

Вход/Выход

AXI4_M_CONFI Выход ВПЕРЕД

Ширина порта, бит Описание

Данные о состоянии выводятся на приемник

Он содержит следующую информацию о состоянии:

Бит 0 – OVFLOW_FLAG (флаг арифметического переполнения, CoreFFT устанавливает этот флаг, если вычисление БПФ/ОБПФ переполняется. Флаг запускается, как только ядро обнаруживает переполнение. Флаг заканчивается, когда заканчивается текущий кадр выходных данных)

Порты доступны, когда NATIV_AXI4=0

ДАТАЙ_ИМ

ДАННЫЕ_БИТЫ

ДАТАЙ_РЕ

ДАННЫЕ_БИТЫ

НАЧИНАТЬ

Воображаемые входные данные, подлежащие преобразованию.
Реальные входные данные, подлежащие преобразованию.
Сигнал начала трансформации
Обозначает момент первого сampфайл входного кадра данных из N комплексных samples входит в ядро.
Если сигнал START поступает, когда предыдущий кадр входных данных не был завершен, сигнал игнорируется.

ОБРАТНЫЙ

Обратное преобразование При подаче сигнала ядро вычисляет обратное БПФ следующего кадра данных, в противном случае — прямое БПФ.

ОБНОВИТЬ

ДАТАО_IM

Вне

ДАТАО_РЕ

Вне

OUTP_READY Выход

1
ДАННЫЕ_БИТЫ ДАННЫЕ_БИТЫ 1

Перезагружает LUT коэффициентов поворота в соответствующие блоки RAM.
Мнимые выходные данные
Реальные выходные данные
Результаты БПФ готовы. Ядро утверждает сигнал, когда оно собирается вывести кадр из N данных БПФ. Ширина сигнала составляет один тактовый интервал.

DATAO_VALID вышел

Выходной кадр действителен
Сопровождает действительный кадр выходных данных. После запуска сигнал длится N тактовых циклов.
Если входные данные поступают непрерывно, без промежутков между кадрами, однажды запущенный DATAO_VALID будет длиться неопределенное время.

OVFLOW_FLAG вышел

Флаг арифметического переполнения CoreFFT устанавливает этот флаг, если вычисление БПФ/ОБПФ переполняется. Флаг запускается, как только ядро обнаруживает переполнение. Флаг заканчивается, когда заканчивается текущий кадр выходных данных.

РФС

Вне

Запрос на запуск Ядро подает сигнал, когда оно готово к следующему кадру входных данных. Сигнал подается, как только ядро готово к следующему кадру. Сигнал заканчивается, когда ядро получает запрошенный сигнал START.

Руководство пользователя

DS50003348C-стр. 18

CoreFFT v8.0
Интерфейс
Важно: Все сигналы имеют активный высокий уровень (логическая 1), если не указано иное.

2.2.3

Формат кадра входных/выходных данных для потокового интерфейса AXI4. Если выбран потоковый интерфейс AXI4, входные и выходные кадры данных доступны в виде каскадированных действительных и мнимых данных.ampФайлы сначала дополняются нулями, чтобы соответствовать границам байтов, чтобы облегчить потоковую передачу AXI4.
Напримерample, DATA_BITS — 26, ближайшая граница байта — 32, поэтому необходимо добавить шесть нулей для действительных и мнимых данных.ampфайлы перед каскадированием в кадр потоковой передачи данных ввода-вывода AXI4
Таблица 2-5. Интерфейс потоковой передачи AXI4 Формат кадра данных ввода-вывода

Биты: 63…58 Заполнение нулями

Биты: 57…32 Мнимые данные

Биты: 31..26 Заполнение нулями

Биты: 25…0 Реальные данные

Совет: См. описание параметров AXI4S_IN_DATA и AXI4S_OUT_DATA для заполнения нулями в таблице 2-3.

Руководство пользователя

DS50003348C-стр. 19

CoreFFT v8.0
Временные диаграммы
3. Временные диаграммы
В этом разделе описывается временная диаграмма CoreFFT.
3.1 БПФ на месте
Когда БПФ на месте выдает сигнал BUF_READY, источник данных начинает предоставлять данные.ampфайлы, подлежащие трансформации. Мнимая и действительная половины входных данных sampФайл должен быть предоставлен одновременно и сопровождаться битом достоверности DATAI_VALID. Источник данных может предоставитьample в каждом такте или с произвольной более медленной скоростью (см. Рисунок 3-1). Как только модуль БПФ получит N-входных данныхamples, это снижает сигнал BUF_READY. Механизм БПФ начинает обработку данных автоматически после того, как они будут готовы. В минимальной конфигурации памяти фаза обработки начинается сразу после завершения загрузки данных. В конфигурации с буферизацией механизм БПФ может ждать, пока не будет обработан предыдущий пакет данных. Затем двигатель запускается автоматически. На следующем рисунке показана загрузка входных данных. Рисунок 3-1. Загрузка входных данных
По завершении преобразования модуль БПФ выдает сигнал OUTP_READY и начинает генерировать результаты БПФ. Мнимая и реальная половины выходного сигнала sampфайлы появляются одновременно на многобитных выходах DATAO_IM и DATAO_RE. Каждый выход sample сопровождается битом DATAO_VALID. Получатель данных принимает преобразованные данные либо в каждом такте, либо с произвольной более медленной скоростью. Модуль БПФ продолжает обеспечивать вывод данных, пока активен сигнал READ_OUTP. Для управления выходом sampскорости файла, приемник должен отменить сигнал READ_OUTP по мере необходимости (как показано на следующем рисунке). На следующем рисунке показано получение данных преобразования. Рисунок 3-2. Получение преобразованных данных

При использовании сигнала READ_OUTP для управления скоростью чтения необходимо учитывать возможное увеличение цикла БПФ. В конфигурации с минимальной памятью любое увеличение времени чтения (загрузки) увеличивает цикл БПФ, см. Рисунок 1-2. В конфигурации с буферизацией цикл БПФ увеличивается, когда фактическое время загрузки превышает выделенный интервал, показанный на рисунке 1-3 как «Доступно для чтения результатов цикла i». Кроме того, в конфигурации с буферизацией выходной буфер начинает принимать свежие результаты БПФ, даже если более старые результаты не были считаны, тем самым перезаписывая более старые. В этом случае ядро отменяет подтверждение сигналов OUTP_READY и DATAO_VALID, когда они перестают быть действительными.

Руководство пользователя

DS50003348C-стр. 20

CoreFFT v8.0
Временные диаграммы

3.2
3.2.1

Потоковое БПФ
Для интерфейса AXI4S работа портов интерфейса AXI4S сопоставляется с работой собственного интерфейса. Для сопоставления «один к одному» см. Таблицу 2-4 в разделе «Порты версии 2.2». Потоковое БПФ.
RFS и START Ядро генерирует сигнал RFS, чтобы сообщить источнику данных, что он готов к следующему кадру входных данных.ampле. После подтверждения RFS остается активным до тех пор, пока источник данных не ответит сигналом START.
Как только ядро получает команду START, оно отменяет сигнал RFS и начинает получать входной кадр данных. Через N тактовых интервалов прием кадра данных завершается, и сигнал RFS снова становится активным. На следующем рисунке показан бывшийample, когда механизм БПФ ожидает, пока источник данных предоставит сигнал START.
Рисунок 3-3. РФС ждет СНВ

Сигнал START имеет постоянное активное значение, и ядро начинает получать следующий входной кадр сразу после окончания предыдущего кадра. Источнику данных необязательно следить за сигналом RFS. Оно может подать сигнал START в любой момент, и ядро начнет принимать следующий входной кадр, как только сможет. В ситуации, показанной на рисунке 3-3, загрузка нового кадра начинается сразу после сигнала START. Если сигнал START поступает во время загрузки предыдущего входного кадра, ядро ждет, пока кадр закончится, а затем начинает загрузку другого кадра. На следующем рисунке показан еще один бывшийampфайл, куда входные данные поступают бесконечно без промежутков между кадрами. Рисунок 3-4. Преобразование потоковых данных
На следующем рисунке показано, что сигнал START опережает фактический входной кадр на один тактовый интервал. Рисунок 3-5. START лидирует в данных

3.2.2

OUTP_READY и DATAO_VALID
Эти два сигнала служат для уведомления получателя данных о готовности результатов БПФ. OUTP_READY — это импульс длительностью такта. Ядро утверждает, что кадр выходных данных собирается быть выведен. Ядро утверждает сигнал DATAO_VALID при генерации выходного кадра. Сигнал DATAO_VALID отстает от сигнала OUTP_READY на один тактовый интервал. На следующем рисунке показаны временные соотношения между двумя сигналами и кадром данных с БПФ.

Руководство пользователя

DS50003348C-стр. 21

Рисунок 3-6. Выходные данные и сигналы установления связи

CoreFFT v8.0
Временные диаграммы

На следующем рисунке показан сценарий, в котором сигнал DATAO_VALID постоянно активен, когда потоковые данные не имеют промежутков между кадрами.
Рисунок 3-7. Потоковая передача выходных данных без пробелов

Руководство пользователя

DS50003348C-стр. 22

CoreFFT v8.0
Поток инструментов
4. Поток инструментов
В этом разделе описывается работа инструмента CoreFFT.
Лицензия 4.1
Лицензия CoreFFT заблокирована.
4.2 Настройка CoreFFT в SmartDesign
CoreFFT доступен для загрузки в каталоге Libero® IP через web хранилище. После внесения в каталог ядро можно создать с помощью потока SmartDesign. Чтобы узнать, как создать проект SmartDesign, см. Руководство пользователя SmartDesign. После настройки и создания экземпляра ядра базовые функции можно смоделировать с помощью тестового стенда, поставляемого с CoreFFT. Параметры тестового стенда автоматически адаптируются к конфигурации CoreFFT. CoreFFT можно создать как компонент более крупного проекта.
Важно: CoreFFT совместим как с интегрированной средой проектирования (IDE), так и с Libero SoC. Если не указано иное, в этом документе используется имя Libero для обозначения как Libero IDE, так и Libero SoC. Рисунок 4-1. Экземпляр SmartDesign CoreFFT View
Ядро можно настроить с помощью графического интерфейса пользователя (GUI) конфигурации в SmartDesign. БывшийampФайл графического интерфейса семейства SmartFusion2 показан на следующем рисунке.

Руководство пользователя

DS50003348C-стр. 23

Рисунок 4-2. Настройка CoreFFT в SmartDesign

CoreFFT v8.0
Поток инструментов

4.3 Потоки моделирования
Пользовательский тестовый стенд для CoreFFT включен в выпуск. Для этого выполните следующие шаги: 1. Чтобы запустить пользовательский тестовый стенд, установите в качестве корня проекта экземпляр CoreFFT на панели иерархии дизайна Libero SoC. 2. В разделе «Проверка предварительно синтезированного проекта» в окне «Процесс проектирования SoC Libero» щелкните правой кнопкой мыши «Имитировать» и выберите «Открыть в интерактивном режиме». Это вызывает ModelSim и автоматически запускает симуляцию.
Важно: При моделировании версии ядра VHDL вам может потребоваться избавиться от предупреждений библиотеки IEEE.NUMERIC_STD. Для этого добавьте следующие две строки в автоматически созданный файл run.do. file:
· установить NumericStdNoWarnings -1 · установить StdArithNoWarnings -1

4.3.1 4.3.1.1

Тестовый стенд. Унифицированный тестовый стенд, используемый для проверки и тестирования CoreFFT, называется пользовательским тестовым стендом.
Пользовательский тестовый стенд На следующем рисунке показана блок-схема тестового стенда. Следующее уравнение показывает, как золотое поведенческое БПФ реализует вычисления с конечной точностью, показанные на рисунке.
x(k) = n= 0N-1X(n)e?jnk2?/N

В уравнении 1 или уравнении 2 во введении «золотое» БПФ и CoreFFT настроены одинаково и получают один и тот же тестовый сигнал. Тестовый стенд сравнивает выходные сигналы золотого модуля и фактического CoreFFT.

Руководство пользователя

DS50003348C-стр. 24

Рисунок 4-3. Пользовательский тестовый стенд CoreFFT

CoreFFT v8.0
Поток инструментов

Испытательный стенд обеспечиваетampфайлы о том, как использовать сгенерированный модуль БПФ. Испытательный стенд может быть модифицирован в соответствии с требованиями.
4.4 Ограничения проектирования
Для синхронизации ядра необходимы исключения (то есть ложный путь и многоцикловый путь), которые должны использоваться между границами тактового сигнала. Сведения о необходимых ограничениях, которые необходимо добавить, см. в разделе CoreFFT.sdc по пути. /comComponent/Actel/DirectCores/CoreFFT//constraints/CoreFFT.sdc.
4.5 Синтез в Libero SoC
Чтобы запустить синтез выбранной конфигурации, выполните следующие действия: 1. Установите корень проекта соответствующим образом в графическом интерфейсе конфигурации. 2. В разделе «Проектирование агрегата» на вкладке «Процесс проектирования» щелкните правой кнопкой мыши «Синтезировать» и выберите «Выполнить».
4.6 Размещение и маршрутизация в Libero SoC
После правильной установки корня проекта запустите Synthesis. В разделе «Реализация проекта» на вкладке «Процесс проектирования» щелкните правой кнопкой мыши «Размещение и маршрут» и выберите «Выполнить».

Руководство пользователя

DS50003348C-стр. 25

CoreFFT v8.0
Системная интеграция
5. Системная интеграция
В этом разделе представлен бывшийampфайл, показывающий интеграцию CoreFFT.
5.1 БПФ на месте
На следующем рисунке показан примерampле использования ядра. Когда БПФ на месте выдает сигнал BUF_READY, источник данных начинает предоставлять данные.ampфайлы, подлежащие трансформации. Мнимая и действительная половины входных данных sampФайл должен быть предоставлен одновременно и сопровождаться битом достоверности DATAI_VALID. Источник данных может предоставитьample в каждом такте или с произвольной более медленной скоростью (см. Рисунок 3-1). После того, как модуль БПФ получает N-входные сигналыamples, это снижает сигнал BUF_READY. Рисунок 5-1. Бывшийampфайл системы БПФ на месте

Механизм БПФ начинает обработку данных автоматически после того, как они будут готовы. В минимальной конфигурации памяти фаза обработки начинается сразу после завершения загрузки данных. В конфигурации с буферизацией механизм БПФ может ждать, пока не будет обработан предыдущий пакет данных. Затем двигатель запускается автоматически.
5.2 Потоковое БПФ
Ядро выполняет прямое БПФ над данными, поступающими в каждом такте. Источник данных продолжает поставлять данные, в то время как получатель данных постоянно получает результаты БПФ и при необходимости отслеживает флаг переполнения. Дополнительный входной сигнал START и выходной сигнал RFS могут использоваться, если требуется обработка кадров данных. Источник данных генерирует сигнал START, чтобы отметить начало другого кадра, а приемник данных использует сигнал RFS, чтобы отметить начало выходного кадра. Потоковая передача CoreFFT может обрабатывать бесконечные сложные потоки данных, как показано на следующем рисунке.

Руководство пользователя

DS50003348C-стр. 26

Рисунок 5-2. Бывшийampфайл потоковой системы БПФ

CoreFFT v8.0
Системная интеграция

Руководство пользователя

DS50003348C-стр. 27

CoreFFT v8.0
Приложение A. Использование устройства БПФ на месте…

6. Приложение A: Использование и производительность устройства БПФ на месте
Табл. 6-1 и Табл. 6-2 показывают использование и производительность для различных размеров БПФ на месте и ширины данных. Числа были получены из конфигурации, указанной в Таблице 6-3.
Таблица 6-1. БПФ на месте SmartFusion2 M2S050 Использование и производительность устройства (минимальная конфигурация памяти)

Основные параметры

Использование ресурсов структуры

Блоки

Производительность

Очки 256

Ширина 18

ДФФ 1227

4 ЛУТ 1245

Всего 2472

ЛСРАМ МАКК

Тактовая частота
328

Время БПФ (с)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

Таблица 6-2. БПФ на месте SmartFusion2 M2S050 Использование и производительность устройства (конфигурация с буферизацией)

Основные параметры

ШИРИНА ТОЧЕК

256

512

1024

4096

Использование ресурсов структуры

ДФФ

4ЛУТ

Общий

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

Блоки LSRAM 7 7 7 28

МАКК 4 4 4 4

Производительность

Тактовая частота Время БПФ (с)

328

3.3

321

7.4

310

16.8

281

87.8

Совет: · Данные в Таблице 6-1 и Таблице 6-2 были получены с использованием типичных настроек синтеза. Частота Synplify (МГц) была установлена на 500.
· Показатели использования получены с использованием Libero v12.4, и в более новых версиях может быть потенциальное улучшение площади и производительности.
· В настройках синтеза компоненты ПЗУ сопоставлены с логикой, а оптимизация ОЗУ сопоставлена с высокой скоростью.
· Настройки макета были следующими:
Создание дизайнерского блока включено
Компоновка High Effort включена
· Показанное время БПФ отражает только время преобразования. Он не учитывает время загрузки данных или загрузки результатов.

Таблица 6-3. Использование и производительность устройств FFT PolarFire MPF300 на месте (минимальная конфигурация памяти)

Основные параметры

Использование ресурсов структуры

Макс. часы

ШИРИНА ТОЧЕК Глубина uRAM 4 LUT DFF uRAM LSRAM MACC Частота

512

939 1189 9

415

Время преобразования (США)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

Руководство пользователя

DS50003348C-стр. 28

CoreFFT v8.0
Приложение A. Использование устройства БПФ на месте…

………..продолжение

Основные параметры

Использование ресурсов структуры

Макс. часы

ШИРИНА ТОЧЕК Глубина uRAM 4 LUT DFF uRAM LSRAM MACC Частота

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

Время преобразования (США)
6.2 6.7 14.3 70.1 73 387 353.5

Таблица 6-4. Использование и производительность устройства FFT PolarFire MPF300 на месте (конфигурация с буферизацией)

Основные параметры

Использование ресурсов структуры

Макс. часы

ШИРИНА ТОЧЕК Глубина uRAM 4 LUT DFF uRAM LSRAM MACC Частота

Время преобразования (США)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

Совет: · Данные в Таблице 6-3 и Таблице 6-4 были получены с использованием типичных настроек инструмента Libero SoC. Ограничение по времени было установлено на 400 МГц.
· Показатели использования получены с использованием Libero v12.4, и в более новых версиях может быть потенциальное улучшение площади и производительности.
· В настройках синтеза компоненты ПЗУ сопоставлены с логикой, а оптимизация ОЗУ сопоставлена с высокой скоростью.
· Место и маршрут были заданы для планировки с учетом временных затрат.
· Время БПФ отражает только время преобразования. Он не учитывает время загрузки данных или загрузки результатов.

Важно: Ресурсы FPGA и данные о производительности для семейства PolarFire SoC аналогичны данным семейства PolarFire.

Таблица 6-5. Использование БПФ на месте и параметр конфигурации производительности INVERSE SCALE SCALE_EXP_ON Тип HDL

Значение 0 0 0 Verilog

Руководство пользователя

DS50003348C-стр. 29

CoreFFT v8.0
Приложение B: Использование устройства потокового БПФ…

7. Приложение B: Использование и производительность устройства потокового БПФ
В следующих таблицах перечислены использование и производительность различных конфигураций потокового БПФ.
Таблица 7-1. Потоковое БПФ SmartFusion2 M2S050T, класс скорости -1

Основные параметры

Использование ресурсов

Блоки

Тактовая частота

FFT_SIZE DATA_BITS TWID_BITS Порядок DFF 4LUT Всего LSRAM uRAM MACC

Реверс 2198 1886 4084 0

241

Нормальный 1963 1600 3563 0

241

Реверс 3268 2739 6007 0

225

Реверс 3867 3355 7222 0

217

128

Реверс 4892 4355 9247 5

216

256

Реверс 5510 5302 10812 7

229

256

Нормальный 5330 5067 10406 3

229

256

Реверс 8642 7558 16200 8

223

512

Реверс 6634 6861 13495 10

228

512

Реверс 9302 8862 18164 12

228

1024

Реверс 10847 11748 22595 17

225

1024

Реверс 11643 12425 24068 19

221

Совет: · Максимальная глубина uRAM установлена на уровне 64.
· Показатели использования получены с использованием Libero v12.4, и в более новых версиях может быть потенциальное улучшение площади и производительности.
· В настройках синтеза компоненты ПЗУ сопоставлены с логикой, а оптимизация ОЗУ сопоставлена с высокой скоростью. Частота Synplify была установлена на 500.
· Установлен режим высокой сложности макета.

Таблица 7-2. Потоковое БПФ PolarFire MPF300, класс скорости -1

Основные параметры
FFT_SIZE DATA_BIT TWID_BITS SCALE Глубина заказа uRAM

Использование ресурсов

Часы

Скорость 4LUT DFF uRAM LSRAM MACC

256 Реверс 1306 1593 6

319

256 Нормальный 1421 1700 12 0

319

256 Реверс 1967 2268 18 0

319

256 Реверс 2459 2692 15 0

319

128

256 Нормальный 4633 4911 44 0

310

256

Выключенный

256 Нормальный 6596 6922 94 0

307

256

512

Реверс 8124 8064 0

304

Реверс 6686 5691 0

293

Руководство пользователя

DS50003348C-стр. 30

CoreFFT v8.0
Приложение B: Использование устройства потокового БПФ…

………..продолжение Основные параметры
FFT_SIZE DATA_BIT TWID_BITS SCALE Глубина заказа uRAM

Использование ресурсов

Часы

Скорость 4LUT DFF uRAM LSRAM MACC

1024

Реверс 13974 10569 0

304

1024

Обычный 14289 10816 0

307

2048

Обычный 12852 7640 0

304

2048

Реверс 12469 7319 0

315

4096

Обычный 29977 14288 0

305

4096

512 Нормальный 34448 17097 120 48

301

Совет: · Данные в предыдущей таблице были получены с использованием типичных настроек инструмента Libero SoC. Ограничение по времени было установлено на 400 МГц.
· Показатели использования устройств потоковой архитектуры практически одинаковы как для интерфейса AXI4S, так и для собственного интерфейса.
· Показатели использования получены с использованием Libero v12.4, и в более новых версиях может быть потенциальное улучшение площади и производительности.
· В настройках синтеза компоненты ПЗУ сопоставлены с логикой, а оптимизация ОЗУ сопоставлена с высокой скоростью.
· Место и маршрут были заданы для планировки «High Effort», ориентированной на время.
· Ресурсы FPGA и данные о производительности для семейства PolarFire SoC аналогичны семейству PolarFire.

Руководство пользователя

DS50003348C-стр. 31

CoreFFT v8.0
История изменений

8. История изменений
История изменений описывает изменения, которые были реализованы в документе. Изменения перечислены по редакции, начиная с самой последней публикации.
Таблица 8-1. лист регистраций изменений

Дата редакции Описание

08/2022 В редакции C документа обновлены Таблица 6-1, Таблица 6-2, Таблица 6-3, Таблица 6-4, Таблица 7-1,

и Таблица 7-2.

07/2022 Ниже приводится список изменений в редакции B документа:

· Обновлено: Таблица 2-2 в версии 2.1.2. Порты.

· Обновлено: Таблица 2-4 в версии 2.2.2. Порты.

· Обновлено: 4.4. Ограничения дизайна.

· Удалено: раздел «Настройка временных ограничений».

07/2022 Ниже приводится список изменений в редакции А документа:

· Документ перенесен в шаблон Microchip.

· Номер документа был обновлен до DS50003348A с 50200267.

· Обновлены следующие разделы:

Таблица 1 в разделе «Функции».

Использование и производительность устройства.

Таблица 1-2 в 1.4.4.2. Ограничения ширины входных битов в немасштабируемом режиме.

Рисунок 1-7 в 1.4.4.3. Ввод графика весов.

Таблица 1-3 в 1.4.4.3. Ввод графика весов.

Таблица 2-3 в 2.2.1. Параметры конфигурации.

Таблица 2-4 в 2.2.2. Порты.

Таблица 2-2 в 2.1.2. Порты.

Рисунок 4-2 в 4.2. Настройка CoreFFT в SmartDesign.

· Добавлены следующие разделы: 1.4.3. Порядок слов выходных данных потокового БПФ. 2.2.3. Формат кадра входных/выходных данных для потокового интерфейса AXI4. 4.3. Потоки моделирования. 4.4. Ограничения дизайна. 4.5. Синтез в Libero SoC. 4.6. Размещение и маршрутизация в Libero SoC.
· Удалены следующие разделы: «Поддерживаемая версия». «Естественный порядок вывода».

—

Добавлена поддержка PolarFire® SoC.

—

«Поддержка продукта»: удалено.

—

Обновлены изменения, связанные с CoreFFT v7.0.

—

Обновлены изменения, связанные с CoreFFT v6.4.

—

Обновлены изменения, связанные с CoreFFT v6.3.

—

Обновлены изменения, касающиеся поддерживаемых семей (SAR 47942).

—

Обновлены изменения, связанные с CoreFFT v6.1.

Руководство пользователя

DS50003348C-стр. 32

CoreFFT v8.0
История изменений

………..продолжение Дата редакции

—

Описание
Ниже приводится список изменений в версии 3.0 документа: · Обновлены изменения, относящиеся к CoreFFT v6.0. · В выпуске добавлена поддержка семейства SmartFusion2 (только архитектура In-Place).
Ниже приводится список изменений в версии 2.0 документа: · Обновлены изменения, относящиеся к CoreFFT v5.0. · В этом выпуске добавлена новая архитектура к существующей In-place CoreFFT v4.0. · Новая архитектура поддерживает прямое и обратное БПФ, которое преобразует высокоскоростной поток данных.
Первоначальный выпуск.

Руководство пользователя

DS50003348C-стр. 33

CoreFFT v8.0
Поддержка микросхемы ПЛИС
Группа продуктов Microchip FPGA поддерживает свои продукты различными службами поддержки, включая службу поддержки клиентов, центр технической поддержки клиентов, webсайт и офисы продаж по всему миру. Клиентам рекомендуется посетить онлайн-ресурсы Microchip, прежде чем обращаться в службу поддержки, поскольку весьма вероятно, что на их вопросы уже были даны ответы. Обратитесь в Центр технической поддержки через webсайте www.microchip.com/support. Укажите номер детали устройства FPGA, выберите соответствующую категорию корпуса и загрузите проект. files при создании обращения в техподдержку. Обратитесь в службу поддержки клиентов за нетехнической поддержкой продукта, такой как цены продукта, обновления продукта, информация об обновлении, статус заказа и авторизация.
· Из Северной Америки: 800.262.1060 · Из других стран: 650.318.4460 · Факс: из любой точки мира: 650.318.8044
Информация о микросхеме
Микрочип Webсайт
Microchip предоставляет онлайн-поддержку через наш webсайте www.microchip.com/. Этот webсайт используется для создания files и информация легко доступна для клиентов. Некоторые из доступных материалов включают:
· Листы данных о поддержке продукта и сведения об ошибках, примечания по применению иampпрограммы le, ресурсы по проектированию, руководства пользователя и документы по поддержке оборудования, последние версии программного обеспечения и архивное программное обеспечение
· Часто задаваемые вопросы (FAQ) по общей технической поддержке, запросы на техническую поддержку, онлайн-дискуссионные группы, список участников партнерской программы разработки Microchip
· Руководства по выбору продукции и заказу продукции компании Microchip, последние пресс-релизы Microchip, список семинаров и мероприятий, списки офисов продаж, дистрибьюторов и заводских представителей Microchip.
Служба уведомления об изменении продукта
Служба уведомлений об изменениях продуктов Microchip помогает держать клиентов в курсе продуктов Microchip. Подписчики будут получать уведомления по электронной почте о любых изменениях, обновлениях, исправлениях или ошибках, связанных с определенным семейством продуктов или интересующим его инструментом разработки. Чтобы зарегистрироваться, перейдите на сайт www.microchip.com/pcn и следуйте инструкциям по регистрации.
Поддержка клиентов
Пользователи продуктов Microchip могут получить помощь по нескольким каналам: · Дистрибьютор или представитель · Местный офис продаж · Инженер по встраиваемым решениям (ESE) · Техническая поддержка
Клиенты должны обратиться за поддержкой к своему дистрибьютору, представителю или в компанию ESE. Местные офисы продаж также доступны, чтобы помочь клиентам. Список офисов продаж и местоположений включен в этот документ. Техническая поддержка доступна через webсайт по адресу: www.microchip.com/support
Функция защиты кода устройств Microchip
Обратите внимание на следующие сведения о функции защиты кода на продуктах Microchip:

Руководство пользователя

DS50003348C-стр. 34

CoreFFT v8.0
· Продукты Microchip соответствуют спецификациям, содержащимся в их конкретном листе технических данных Microchip. · Компания Microchip считает, что ее семейство продуктов является безопасным при использовании по назначению в пределах рабочих
спецификации и в нормальных условиях. · Microchip ценит и активно защищает свои права на интеллектуальную собственность. Попытки взлома кода
Защитные функции продукта Microchip строго запрещены и могут нарушать Закон об авторском праве в цифровую эпоху. · Ни Microchip, ни какой-либо другой производитель полупроводников не может гарантировать безопасность своего кода. Защита кода не означает, что мы гарантируем «неуязвимость» продукта. Защита кода постоянно развивается. Компания Microchip стремится постоянно улучшать функции защиты кода в своих продуктах.
Правовое уведомление
Эта публикация и содержащаяся в ней информация могут использоваться только с продуктами Microchip, в том числе для разработки, тестирования и интеграции продуктов Microchip с вашим приложением. Использование этой информации каким-либо иным образом нарушает настоящие условия. Информация о приложениях для устройств предоставляется только для вашего удобства и может быть заменена обновлениями. Вы несете ответственность за то, чтобы ваше приложение соответствовало вашим спецификациям. Обратитесь в местное торговое представительство Microchip за дополнительной поддержкой или получите дополнительную поддержку на сайте www.microchip.com/en-us/support/design-help/client-support-services.
ЭТА ИНФОРМАЦИЯ ПРЕДОСТАВЛЯЕТСЯ КОМПАНИЕЙ MICROCHIP «КАК ЕСТЬ». MICROCHIP НЕ ДЕЛАЕТ НИКАКИХ ЗАЯВЛЕНИЙ ИЛИ ГАРАНТИЙ ЛЮБОГО РОДА, ЯВНЫХ ИЛИ ПОДРАЗУМЕВАЕМЫХ, ПИСЬМЕННЫХ ИЛИ УСТНЫХ, УСТАНОВЛЕННЫХ ЗАКОНОМ ИЛИ ИНЫХ, ОТНОСЯЩИХСЯ К ИНФОРМАЦИИ, ВКЛЮЧАЯ, НО НЕ ОГРАНИЧИВАЯСЬ, ЛЮБЫЕ ПОДРАЗУМЕВАЕМЫЕ ГАРАНТИИ НЕНАРУШЕНИЯ ПРАВ, ТОВАРНОЙ ПРИГОДНОСТИ И ПРИГОДНОСТИ ДЛЯ КОНКРЕТНОЙ ЦЕЛИ ИЛИ ГАРАНТИИ, СВЯЗАННЫЕ С ЕЕ СОСТОЯНИЕМ, КАЧЕСТВОМ ИЛИ ПРОИЗВОДИТЕЛЬНОСТЬЮ.
НИ ПРИ КАКИХ ОБСТОЯТЕЛЬСТВАХ MICROCHIP НЕ БУДЕТ НЕСТИ ОТВЕТСТВЕННОСТИ ЗА ЛЮБЫЕ КОСВЕННЫЕ, СПЕЦИАЛЬНЫЕ, ШТРАФНЫЕ, СЛУЧАЙНЫЕ ИЛИ КОСВЕННЫЕ ПОТЕРИ, УЩЕРБ, ИЗДЕРЖКИ ИЛИ РАСХОДЫ ЛЮБОГО РОДА, СВЯЗАННЫЕ С ИНФОРМАЦИЕЙ ИЛИ ЕЕ ИСПОЛЬЗОВАНИЕМ, КАКИМ БЫ ТО НИ БЫЛО ПРИЧИНОЙ, ДАЖЕ ЕСЛИ MICROCHIP БЫЛ УВЕДОМЛЕН О ВОЗМОЖНОСТИ ИЛИ УЩЕРБ МОЖНО ПРЕДВИДЕТЬ. В МАКСИМАЛЬНОМ ОБЪЕМЕ, РАЗРЕШЕННОМ ЗАКОНОМ, ОБЩАЯ ОТВЕТСТВЕННОСТЬ MICROCHIP ПО ВСЕМ ПРЕТЕНЗИЯМ, КАКИМ-ЛИБО ОБРАЗОМ СВЯЗАННЫМ С ИНФОРМАЦИЕЙ ИЛИ ЕЕ ИСПОЛЬЗОВАНИЕМ, НЕ БУДЕТ ПРЕВЫШАТЬ СУММУ ПЛАТЕЖЕЙ, ЕСЛИ ТАКИЕ БЫЛИ, КОТОРЫЕ ВЫ ЗАПЛАТИЛИ НАПРЯМУЮ MICROCHIP ЗА ИНФОРМАЦИЮ.
Использование устройств Microchip в системах жизнеобеспечения и/или безопасности полностью на риск покупателя, и покупатель соглашается защищать, возмещать убытки и ограждать Microchip от любых убытков, претензий, исков или расходов, возникающих в результате такого использования. Никакие лицензии не передаются, подразумеваемые или иным образом, в соответствии с любыми правами интеллектуальной собственности Microchip, если не указано иное.
Торговые марки
Название и логотип Microchip, логотип Microchip, Adaptec, AVR, логотип AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, логотип Microsemi, MOST, логотип MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, логотип PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, логотип SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron и XMEGA являются зарегистрированными товарными знаками Microchip Technology Incorporated в США и других странах.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, логотип ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime и ZL являются зарегистрированными товарными знаками Microchip Technology Incorporated в США.
Подавление соседних ключей, AKS, Аналоговая для цифровой эпохи, Любой конденсатор, AnyIn, AnyOut, Расширенное переключение, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, динамическое сопоставление средних значений , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, внутрисхемное последовательное программирование, ICSP, INICnet, интеллектуальное распараллеливание, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, сертифицированный логотип MPLAB, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , РТГ4, ЗУР-

Руководство пользователя

DS50003348C-стр. 35

CoreFFT v8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect и ZENA являются товарными знаками Microchip Technology Incorporated в США и других странах. SQTP является знаком обслуживания Microchip Technology Incorporated в США. Логотип Adaptec, Frequency on Demand, Silicon Storage Technology и Symmcom являются зарегистрированными товарными знаками Microchip Technology Inc. в других странах. GestIC является зарегистрированным товарным знаком Microchip Technology Germany II GmbH & Co. KG, дочерней компании Microchip Technology Inc., в других странах. Все остальные товарные знаки, упомянутые здесь, являются собственностью соответствующих компаний. © 2022, Microchip Technology Incorporated и ее дочерние компании. Все права защищены. ISBN: 978-1-6683-1058-8
Система управления качеством
Для получения информации о системах управления качеством Microchip посетите сайт www.microchip.com/quality.

Руководство пользователя

DS50003348C-стр. 36

АМЕРИКА
Корпоративный офис 2355 West Chandler Blvd. Чандлер, Аризона 85224-6199 Тел.: 480-792-7200 Факс: 480-792-7277 Техническая поддержка: www.microchip.com/support. Web Адрес: www.microchip.com Атланта Дулут, Джорджия Тел.: 678-957-9614 Факс: 678-957-1455 Остин, Техас Тел.: 512-257-3370 Бостон Вестборо, Массачусетс Тел.: 774-760-0087 Факс: 774-760-0088 Чикаго Итаска, Иллинойс Тел.: 630-285-0071 Факс: 630-285-0075 Даллас Аддисон, Техас Тел.: 972-818-7423 Факс: 972-818-2924 Детройт-Нови, Мичиган Тел.: 248-848-4000 Хьюстон, Техас Тел.: 281-894-5983 Индианаполис Ноблсвилл, Индиана Тел.: 317-773-8323 Факс: 317-773-5453 Тел: 317-536-2380 Лос-Анджелес Миссия Вьехо, Калифорния Тел.: 949-462-9523 Факс: 949-462-9608 Тел: 951-273-7800 Роли, Северная Каролина Тел.: 919-844-7510 Нью-Йорк, штат Нью-Йорк Тел.: 631-435-6000 Сан-Хосе, Калифорния Тел.: 408-735-9110 Тел: 408-436-4270 Канада – Торонто Тел.: 905-695-1980 Факс: 905-695-2078

Продажи и обслуживание по всему миру

АЗИАТСКО-ТИХООКЕАНСКИЙ РЕГИОН
Австралия – Сидней Тел: 61-2-9868-6733 Китай – Пекин Тел: 86-10-8569-7000 Китай – Чэнду Тел: 86-28-8665-5511 Китай – Чунцин Тел: 86-23-8980-9588 Китай – Дунгуань Тел: 86-769-8702-9880 Китай – Гуанчжоу Тел: 86-20-8755-8029 Китай – Ханчжоу Тел: 86-571-8792-8115 Китай – САР Гонконг Тел: 852-2943-5100 Китай – Нанкин Тел : 86-25-8473-2460 Китай – Циндао Тел: 86-532-8502-7355 Китай – Шанхай Тел: 86-21-3326-8000 Китай – Шэньян Тел: 86-24-2334-2829 Китай – Шэньчжэнь Тел: 86 -755-8864-2200 Китай – Сучжоу Тел: 86-186-6233-1526 Китай – Ухань Тел: 86-27-5980-5300 Китай – Сиань Тел: 86-29-8833-7252 Китай – Сямэнь Тел: 86-592 -2388138 Китай – Чжухай Тел: 86-756-3210040

АЗИАТСКО-ТИХООКЕАНСКИЙ РЕГИОН
Индия – Бангалор Тел.: 91-80-3090-4444 Индия – Нью-Дели Тел.: 91-11-4160-8631 Индия – Пуна Тел.: 91-20-4121-0141 Япония – Осака Тел.: 81-6-6152-7160 Япония – Токио, тел.: 81-3-6880-3770, Корея – Тэгу, тел.: 82-53-744-4301, Корея – Сеул, тел.: 82-2-554-7200, Малайзия, – Куала-Лумпур, тел.: 60-3-7651-7906, Малайзия – Пенанг Тел: 60-4-227-8870 Филиппины – Манила Тел: 63-2-634-9065 Сингапур Тел: 65-6334-8870 Тайвань – Синь Чу Тел: 886-3-577-8366 Тайвань – Гаосюн Тел: 886- 7-213-7830 Тайвань – Тайбэй Тел: 886-2-2508-8600 Таиланд – Бангкок Тел: 66-2-694-1351 Вьетнам – Хошимин Тел: 84-28-5448-2100

ЕВРОПА
Австрия – Вельс Тел: 43-7242-2244-39 Факс: 43-7242-2244-393 Дания – Копенгаген Тел: 45-4485-5910 Факс: 45-4485-2829 Финляндия – Эспоо Тел: 358-9-4520-820 Франция – Париж Тел.: 33-1-69-53-63-20 Факс: 33-1-69-30-90-79 Германия – Гархинг Тел.: 49-8931-9700 Германия – Хан Тел: 49-2129-3766400 Германия – Хайльбронн Тел: 49-7131-72400 Германия – Карлсруэ Тел: 49-721-625370 Германия – Мюнхен Тел: 49-89-627-144-0 Факс: 49-89-627-144-44 Германия – Розенхайм Тел: 49 -8031-354-560 Израиль – Раанана Тел: 972-9-744-7705 Италия – Милан Тел: 39-0331-742611 Факс: 39-0331-466781 Италия – Падуя Тел: 39-049-7625286 Нидерланды – Друнен Тел: 31-416-690399 Факс: 31-416-690340 Норвегия – Тронхейм Тел: 47-72884388 Польша – Варшава Тел: 48-22-3325737 Румыния – Бухарест Тел: 40-21-407-87-50 Испания – Мадрид Тел : 34-91-708-08-90 Факс: 34-91-708-08-91 Швеция – Гетеборг Тел.: 46-31-704-60-40 Швеция – Стокгольм Тел.: 46-8-5090-4654 Великобритания – Вокингем Тел.: 44-118-921-5800 Факс: 44-118-921-5820

Руководство пользователя

DS50003348C-стр. 37

Документы/Ресурсы

MICROCHIP v8.0 Преобразование Фурье CoreFFT [pdf] Руководство пользователя
v8.0 CoreFFT Преобразование Фурье, v8.0 CoreFFT, Преобразование Фурье, Преобразование

Ссылки

Руководство пользователя

v8.0 Преобразование Фурье CoreFFT

CoreFFT v8.0

Технические характеристики

Инструкции по применению продукта

БПФ на месте

Потоковое БПФ

Часто задаваемые вопросы

Вопрос: Какие размеры преобразования поддерживаются?

Вопрос: Какой формат входных данных?

Вопрос: Поддерживает ли CoreFFT прямое и обратное БПФ?
операции?

Документы/Ресурсы

Ссылки

Оставьте комментарий

Отменить ответ

v8.0 Преобразование Фурье CoreFFT

CoreFFT v8.0

Технические характеристики

Инструкции по применению продукта

БПФ на месте

Потоковое БПФ

Часто задаваемые вопросы

Вопрос: Какие размеры преобразования поддерживаются?

Вопрос: Какой формат входных данных?

Вопрос: Поддерживает ли CoreFFT прямое и обратное БПФ? операции?

Документы/Ресурсы

Ссылки

Похожие посты

Оставьте комментарий

Отменить ответ

Вопрос: Поддерживает ли CoreFFT прямое и обратное БПФ?
операции?