Приемник MICROCHIP UG0877 SLVS-EC для Polar Fire FPGA. Руководство пользователя.
История изменений
История изменений описывает изменения, которые были реализованы в документе. Изменения перечислены по ревизиям, начиная с текущей публикации.
Редакция 4.0
Ниже приводится сводка изменений, внесенных в редакцию 4.0 этого документа.
- Заменены Рисунок 2, страница 2, Рисунок 3, страница 3, Рисунок 8, страница 6 и Рисунок 9, страница 7.
- Удален раздел «Передача PLL», стр. 4.
- Обновлены таблица 1, стр. 3, таблица 3, стр. 7, таблица 4, стр. 7 и таблица 5, стр. 8.
- Обновлен раздел PLL для генерации пикселей, стр. 4.
- Обновлен раздел «Параметры конфигурации», стр. 7.
Редакция 3.0
Ниже приводится сводка изменений, внесенных в редакцию 3.0 этого документа.
- SLVS-EC IP, стр. 2
- Таблица 3 на странице 7
Редакция 2.0
Ниже приводится сводка изменений, внесенных в редакцию 2.0 этого документа.
- SLVS-EC IP, стр. 2
- Конфигурация трансивера, стр. 3
- Таблица 3 на странице 7
Редакция 1.0
Редакция 1.0 была первой публикацией этого документа.
СЛВС-ЕС ИП
SLVS-EC — это высокоскоростной интерфейс Sony для CMOS-датчиков изображения высокого разрешения нового поколения. Этот стандарт терпим к перекосам между полосами благодаря встроенной технологии синхронизации. Это упрощает проектирование на уровне платы с точки зрения высокоскоростной передачи данных на большие расстояния. IP-ядро Rx SLVS-EC обеспечивает интерфейс SLVS-EC для FPGA PolarFire для получения данных датчика изображения. IP поддерживает скорость до 4.752 Гбит/с. IP-ядро поддерживает две, четыре и восемь линий для конфигураций RAW 8, RAW 10 и RAW 12. На следующем рисунке показана системная схема решения для камеры SLVS-EC.
Рисунок 1. Блок-схема IP SLVS-EC.
Трансивер Polar Fire® используется в качестве PHY-интерфейса для датчика SLVS-EC, поскольку в интерфейсе SLVS-EC используется встроенная технология синхронизации. Он также использует кодировку 8b10b, которую можно восстановить с помощью трансивера PolarFire. PolarFire FPGA имеет до 24 маломощных приемопередатчиков со скоростью 12.7 Гбит/с. Эти линии приемопередатчика можно настроить как линии приемника SLVS-EC PHY. Как показано на предыдущем рисунке, выходы трансивера подключены к ядру Rx IP SLVS-EC.
Решение для приемника SLVS-EC
На следующем рисунке показана реализация проекта верхнего уровня программного обеспечения Libero SoC IP SLVS-EC и необходимые компоненты для решения приемника SLVS-EC.
Рисунок 2. IP SmartDesign SLVS-EC
Конфигурация трансивера
На следующем рисунке показана конфигурация интерфейса трансивера.
Рисунок 3. Конфигуратор интерфейса трансивера.
Трансивер может быть настроен на две или четыре линии. Также скорость трансивера можно установить в «Скорость передачи данных трансивера». Интерфейс SLVS-EC поддерживает две скорости передачи данных, указанные в следующей таблице.
Таблица 1. Скорость передачи данных SLVS-EC
| Скорость передачи данных | Скорость передачи данных в Мбит/с |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
ФАПЧ для генерации пиксельных часов
PLL требуется для генерации тактовой частоты пикселей из тактовой частоты Fabric, сгенерированной приемопередатчиком, то есть LANE0_RX_CLOCK. Ниже приведена формула для генерации пиксельных часов.
Пиксельная частота = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Настройте PF_CCC для RAW 8, как показано на следующем рисунке.
Рисунок 4. Схема стабилизации тактового сигнала.
Описание конструкции
На следующем рисунке показана структура формата кадра SLVS-EC.
Рисунок 5. Структура формата кадра SLVS-EC.
Заголовок пакета содержит информацию о сигналах начала и конца кадра, а также строк «Действительно». Коды управления PHY добавляются над заголовком пакета для формирования пакета SLVS-EC. В следующей таблице перечислены различные управляющие коды PHY, используемые в протоколе SLVS-EC.
Таблица 2. Код управления PHY
Код управления PHY Комбинация символов 8b10b
Код запуска К.28.5 – К.27.7 – К.28.2 – К.27.7
Конец кода К.28.5 – К.29.7 – К.30.7 – К.29.7
Pad-код К.23.7 – К.28.4 – К.28.6 – К.28.3
Код синхронизации К.28.5 – Д.10.5 – Д.10.5 – Д.10.5
Код ожидания Д.00.0 – Д.00.0 – Д.00.0 – Д.00.0
SLVS-EC RX IP-ядро
В этом разделе описываются детали аппаратной реализации IP-приемника SLVS-EC. На следующем рисунке показан приемник Sony SLVS-EC, содержащий IP-адрес Polar Fire SLVS-EC RX. Этот IP используется совместно с интерфейсным блоком трансивера Polar Fire. На следующем рисунке показаны внутренние блоки SLVS-EC Rx IP.
Рисунок 6. Внутренние блоки SLVS-EC RX IP.
элайнер
Этот модуль получает данные от блоков трансивера PolarFire и согласовывает их с кодом синхронизации. Этот модуль ищет код синхронизации в байтах, полученных от трансивера, и фиксирует границу байта.
slvsec_phy_rx
Этот модуль получает данные от выравнивателя и декодирует входящие пакеты SLVS PHY. Этот модуль проходит последовательность синхронизации, а затем генерирует сигнал pkt_en, начиная с начального кода и заканчивая конечным кодом. Он также удаляет код PAD из пакетов данных и отправляет данные следующему модулю — slvsrx_decoder.
slvsrx_decoder
Этот модуль получает данные от модуля slvsec_phy_rx и извлекает данные пикселей из полезных данных. Этот модуль извлекает четыре пикселя за такт на полосу и отправляет на выход. Он генерирует сигнал достоверности линии для активных линий, проверяющих активные видеоданные. Он также генерирует сигнал «Кадр действителен», просматривая биты начала и конца кадра в заголовке пакетов SLVS-EC.
FSM с состояниями декодирования данных
На следующем рисунке показан FSM для SLVS-EC RX IP.
Рисунок 7. FSM для SLVS-EC RX IP
IP-конфигурация приемника SLVS-EC
На следующем рисунке показан IP-конфигуратор приемника SLVS-EC.
Рис. 8. IP-конфигуратор приемника SLVS-EC.
Параметры конфигурации
В следующей таблице приведено описание параметров конфигурации, используемых при аппаратной реализации IP-блока приемника SLVS-EC. Это общие параметры, которые могут меняться в зависимости от требований приложения.
Таблица 3 • Параметры конфигурации
Имя Описание
DATA_WIDTH Ширина входных пиксельных данных. Поддерживает RAW 8, RAW 10 и RAW 12.
LANE_WIDTH Номер полос SLVS-EC. Поддерживает две, четыре и восемь полос.
BUFF_DEPTH Глубина буфера. Количество активных пикселей в активной видеостроке.
Глубину буфера можно рассчитать с помощью следующего уравнения:
BUFF_DEPTH = потолок ((разрешение по горизонтали * ширина RAW) / (32 * ширина полосы))
Example: ширина RAW = 8, ширина полосы = 4 и разрешение по горизонтали = 1920 пикселей.
BUFF_DEPTH = потолок ((1920 * 8)/ (32 * 4)) = 120
Входы и выходы
В следующей таблице перечислены входные и выходные порты параметров IP-конфигурации SLVS-EC RX.
Таблица 4. Порты ввода и вывода.
| Имя сигнала | Направление | Ширина | Описание |
| LANE#_RX_CLK | Вход | 1 | Восстановлены часы с трансивера именно для этого Лейна. |
| LANE#_RX_READY | Вход | 1 | Сигнал готовности данных для Лейна |
| LANE#_RX_VALID | Вход | 1 | Сигнал достоверности данных для полосы движения |
| LANE#_RX_DATA | Вход | 32 | Лейн восстановил данные с трансивера |
| LINE_VALID_O | Выход | 1 | Сигнал достоверности данных для активных пикселей в строке |
| FRAME_VALID_O | Выход | 1 | Действительный сигнал для активных строк в кадре |
| DATA_OUT_O | Выход | DATA_WIDTH*LANE_WIDTH*4 | Вывод пиксельных данных |
Временная диаграмма
На следующем рисунке показана временная диаграмма IP SLVS-EC.
Рисунок 9 • Временная диаграмма IP SLVS-EC
Использование ресурсов
В следующей таблице показано использование ресурсовampЯдро приемника SLVS-EC реализовано в FPGA PolarFire (корпус MPF300TS-1FCG1152I) для конфигурации RAW с 8 и четырьмя полосами и разрешением 1920 по горизонтали.
Таблица 5 • Использование ресурсов
| Элемент | Использование |
| DFF | 3001 |
| LUT с 4 входами | 1826 |
| LSRAM | 16 |
Документы/Ресурсы
 |
Приемник MICROCHIP UG0877 SLVS-EC для FPGA PolarFire [pdf] Руководство пользователя UG0877, UG0877 Приемник SLVS-EC для PolarFire FPGA, Приемник SLVS-EC для PolarFire FPGA, Приемник для PolarFire FPGA, PolarFire FPGA |
